
日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

ation: 2000年 4月 5日

出 願 番 号 Application Number:

特願2000-108039


出 願 人 Applicant (s):

ソニー株式会社

2001年 3月 2日

許庁長官 Jommissioner, Patent Office





特2000-108039

【書類名】

特許願

【整理番号】

0000067903

【提出日】

平成12年 4月 5日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 7/00

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

隈田 一郎

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100094053

【弁理士】

【氏名又は名称】

佐藤 隆久

【手数料の表示】

【予納台帳番号】

014890

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707389

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 送信回路、受信回路およびデータ通信装置

【特許請求の範囲】

【請求項1】

クロック信号を第1の信号線を介して受信回路に送信し、シリアルデータを第 2の信号線を介して前記受信回路に送信する送信回路であって、

1フレーム分のパラレルデータをシリアルデータに変換して当該シリアルデータを前記クロック信号に対応して送信し、前記クロック信号のエッジから次の前記エッジまでの区間内に値がN回(Nは2以上の整数)変化するフレーム同期データを、当該シリアルデータに続いて送信する

送信回路。

【請求項2】

前記フレーム同期データの送信時における前記クロック信号の前記エッジの間隔を、前記シリアルデータの送信時における前記クロック信号の前記エッジの間隔よりも大きくする制御回路を有する

請求項1記載の送信回路。

【請求項3】

前記1フレーム分のパラレルデータに基づき、前記シリアルデータおよび前記 フレーム同期データを生成して前記第2の信号線に供給する変換回路を有し、

前記フレーム同期データは、前記シリアルデータ中で最後に前記第2の信号線 に供給される最終データの反転データと、この反転データに続く前記最終データ とを有する

請求項1記載の送信回路。

【請求項4】

前記シリアルデータは、前記クロック信号の立上りと立下りのうち一方のエッジに同期して送信され、

前記区間は、前記クロック信号の立上りと立下りのうち他方のエッジから次の 前記他方のエッジまでの区間である

請求項1記載の送信回路。

【請求項5】

前記シリアルデータは、前記クロック信号の立上りと立下りの各エッジに対応 して送信され、

前記クロック信号のエッジは、前記クロック信号の立上りと立下りの各エッジ である

請求項1記載の送信回路。

【請求項6】

送信回路から送信されたクロック信号を第1の信号線を介して受信し、前記送信回路から前記クロック信号に対応して送信されたシリアルデータを第2の信号線を介して受信する受信回路であって、

前記クロック信号のエッジから次の前記エッジまでの区間内に前記第2の信号 線からの転送データの値が2回以上変化した場合に、ロード信号を生成する制御 回路と、

前記第2の信号線からの前記シリアルデータを前記クロック信号に対応して順次ラッチし、ラッチした前記シリアルデータを前記ロード信号に基づいてパラレルデータに変換する変換回路と

を有する

受信回路。

【請求項7】

前記フレーム同期データは、前記シリアルデータ中で最後に送信される最終データの反転データと、この反転データに続く前記最終データとを有する 請求項6記載の受信回路。

【請求項8】

前記シリアルデータは、前記クロック信号の立上りと立下りのうち一方のエッジに同期して前記送信回路から送信され、

前記区間は、前記クロック信号の立上りと立下りのうち他方のエッジから次の 前記他方のエッジまでの区間であり、

前記変換回路は、

前記第2の信号線からの前記シリアルデータを前記他方のエッジに対応して順

次ラッチするシフトレジスタと、

前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラ レルデータに変換する出力レジスタと

を有する

請求項6記載の受信回路。

【請求項9】

前記シリアルデータは、前記クロック信号の立上りと立下りの各エッジに対応 して前記送信回路から送信され、

前記クロック信号のエッジは、前記クロック信号の立上りと立下りの各エッジ であり、

前記変換回路は、

前記第2の信号線からの前記シリアルデータを前記クロック信号のエッジに対応して順次ラッチするシフトレジスタと、

前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラ レルデータに変換する出力レジスタと

を有する

請求項6記載の受信回路。

【請求項10】

送信回路と、

前記送信回路から送信されたクロック信号を第1の信号線を介して受信し、前記送信回路から送信されたシリアルデータを第2の信号線を介して受信する受信回路と

を有するデータ通信装置であって、

前記送信回路は、

1フレーム分のパラレルデータをシリアルデータに変換して当該シリアルデータを前記クロック信号に対応して送信し、前記クロック信号のエッジから次の前記エッジまでの区間内に値がN回(Nは2以上の整数)変化するフレーム同期データを、当該シリアルデータに続いて送信し、

前記受信回路は、

前記クロック信号のエッジから次の前記エッジまでの区間内に前記第2の信号 線からの転送データの値が2回以上変化した場合に、ロード信号を生成する受信 制御回路と、

前記第2の信号線からの前記シリアルデータを前記クロック信号に対応して順次ラッチし、ラッチした前記シリアルデータを前記ロード信号に基づいてパラレルデータに変換するシリアル/パラレル変換回路と

を有する

データ通信装置。

【請求項11】

前記送信回路は、前記フレーム同期データの送信時における前記クロック信号のエッジの間隔を、前記シリアルデータの送信時における前記クロック信号のエッジの間隔よりも大きくする送信制御回路を有する

請求項10記載のデータ通信装置。

【請求項12】

前記送信回路は、前記1フレーム分のパラレルデータに基づき、前記シリアルデータおよび前記フレーム同期データを生成して前記第2の信号線に供給するパラレル/シリアル変換回路を有し、

前記フレーム同期データは、前記シリアルデータ中で最後に前記第2の信号線 に供給される最終データの反転データと、この反転データに続く前記最終データ とを有する

請求項10記載のデータ通信装置。

【請求項13】

前記送信回路は、前記クロック信号の立上りと立下りのうち一方のエッジに同期して前記シリアルデータを送信し、

前記区間は、前記クロック信号の立上りと立下りのうち他方のエッジから次の 前記他方のエッジまでの区間であり、

前記シリアル/パラレル変換回路は、

前記第2の信号線からの前記シリアルデータを前記他方のエッジに対応して順 次ラッチするシフトレジスタと、 前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラ レルデータに変換する出力レジスタと

を有する

請求項10記載のデータ通信装置。

【請求項14】

前記送信回路は、前記クロック信号の立上りと立下りの各エッジに対応して前記シリアルデータを送信し、

前記クロック信号のエッジは、前記クロック信号の立上りと立下りの各エッジ であり、

前記シリアル/パラレル変換回路は、

前記第2の信号線からの前記シリアルデータを前記クロック信号のエッジに対応して順次ラッチするシフトレジスタと、

前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラ レルデータに変換する出力レジスタと

を有する

請求項10記載のデータ通信装置。

【請求項15】

前記受信回路は、複数の第2の信号線を介して前記送信回路に接続されており

前記送信回路は、

複数の前記パラレルデータを複数の前記シリアルデータに変換して当該複数の前記シリアルデータを前記複数の第2の信号線を介して前記受信回路に送信し、前記複数の第2の信号線のうち1つの信号線を介して前記フレーム同期データを送信すると共に前記複数の第2の信号線のうち残りの信号線を介して前記フレーム同期データを選択的に送信し、

前記受信制御回路は、

前記1つの信号線からの前記転送データが前記区間内に2回以上変化した場合 に、当該区間内において前記残りの信号線からの前記転送データが2回以上変化 したか否かを検出する 請求項10記載のデータ通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、シリアルデータを受信回路に送信する送信回路と、送信回路から送信されたシリアルデータを受信する受信回路と、前記送信回路および前記受信回路を有するデータ通信装置とに関する。

[0002]

【従来の技術】

シリアルデータの転送に関しては、種々の文献が報告されている。

例えば、特開平11-178349号公報には、シリアルデータ転送を行うパルス幅変調制御装置の発明が開示されている。

特開平11-145944号公報には、シリアルデータ転送用の信号同期検出 回路の発明が開示されている。

特開平11-74893号公報には、シリアルデータ転送を行うデータ通信装置およびその通信方法の発明が開示されている。

特開平5-268210号公報および特開平6-21999号公報には、シリアル通信装置の発明が開示されている。

[0003]

従来のシリアルデータ転送時のフレーム同期は、例えば以下の(1)~(3) に示す手法で行われてきた。

- (1) フレーム同期専用の信号線を設け、フレーム同期信号を転送する。
- (2) 周波数変調または位相変調により1本の信号線に複数のデータを重畳する ことで、フレーム同期信号を同時に転送する。

[0004]

(3)特定パターンのデータをフレーム同期信号として用いる。データ送信時ではデータをコード変換してフレーム同期信号以外のパターンに変換する。受信側ではフレーム同期信号に基づいて1フレーム分のデータ(またはビット)を取り出し、コード逆変換を行って元のデータに戻す。

[0005]

【発明が解決しようとする課題】

上記(1)の手法では、シリアル転送することによりデータ転送用の信号線の本数を減らしているが、間欠的に使用されるフレーム同期信号のためにフレーム同期専用の信号線が増える。

上記(2), (3)の手法では、コード変換/逆変換や変調/復調を行う回路 が複雑になる。

上記(3)の手法では、フレーム同期パターン分のシリアルデータ(複数ビット)を全て受信して特定パターンと比較するまでフレームの区切りが判らず、1フレームを受け取る時間が長くなる。

[0006]

本発明の目的は、フレーム同期をとりながらデータ転送が可能な新規な構成の データ通信装置と、このデータ通信装置で使用可能な送信回路および受信回路と を提供することにある。

[0007]

【課題を解決するための手段】

本発明に係る送信回路は、クロック信号を第1の信号線を介して受信回路に送信し、シリアルデータを第2の信号線を介して前記受信回路に送信する送信回路であって、1フレーム分のパラレルデータをシリアルデータに変換して当該シリアルデータを前記クロック信号に対応して送信し、前記クロック信号のエッジから次の前記エッジまでの区間内に値がN回(Nは2以上の整数)変化するフレーム同期データを、当該シリアルデータに続いて送信する。

[0008]

本発明に係る送信回路は、好適には、前記フレーム同期データの送信時における前記クロック信号の前記エッジの間隔を、前記シリアルデータの送信時における前記クロック信号の前記エッジの間隔よりも大きくする制御回路を有する。

[0009]

本発明に係る送信回路は、好適には、前記1フレーム分のパラレルデータに基づき、前記シリアルデータおよび前記フレーム同期データを生成して前記第2の

信号線に供給する変換回路を有し、前記フレーム同期データは、前記シリアルデータ中で最後に前記第2の信号線に供給される最終データの反転データと、この 反転データに続く前記最終データとを有する。

[0010]

本発明に係る送信回路では、例えば、前記シリアルデータは、前記クロック信号の立上りと立下りのうち一方のエッジに同期して送信され、前記区間は、前記クロック信号の立上りと立下りのうち他方のエッジから次の前記他方のエッジまでの区間である構成としてもよい。

[0011]

本発明に係る送信回路では、例えば、前記シリアルデータは、前記クロック信号の立上りと立下りの各エッジに対応して送信され、前記クロック信号のエッジは、前記クロック信号の立上りと立下りの各エッジである構成としてもよい。

[0012]

本発明に係る受信回路は、送信回路から送信されたクロック信号を第1の信号線を介して受信し、前記送信回路から前記クロック信号に対応して送信されたシリアルデータを第2の信号線を介して受信する受信回路であって、前記クロック信号のエッジから次の前記エッジまでの区間内に前記第2の信号線からの転送データの値が2回以上変化した場合に、ロード信号を生成する制御回路と、前記第2の信号線からの前記シリアルデータを前記クロック信号に対応して順次ラッチし、ラッチした前記シリアルデータを前記ロード信号に基づいてパラレルデータに変換する変換回路とを有する。

[0013]

本発明に係る受信回路では、好適には、前記フレーム同期データは、前記シリアルデータ中で最後に送信される最終データの反転データと、この反転データに続く前記最終データとを有する。

[0014]

本発明に係る受信回路では、例えば、前記シリアルデータは、前記クロック信号の立上りと立下りのうち一方のエッジに同期して前記送信回路から送信され、前記区間は、前記クロック信号の立上りと立下りのうち他方のエッジから次の前

記他方のエッジまでの区間であり、前記変換回路は、前記第2の信号線からの前 記シリアルデータを前記他方のエッジに対応して順次ラッチするシフトレジスタ と、前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパ ラレルデータに変換する出力レジスタとを有する構成としてもよい。

[0015]

本発明に係る受信回路では、例えば、前記シリアルデータは、前記クロック信号の立上りと立下りの各エッジに対応して前記送信回路から送信され、前記クロック信号のエッジは、前記クロック信号の立上りと立下りの各エッジであり、前記変換回路は、前記第2の信号線からの前記シリアルデータを前記クロック信号のエッジに対応して順次ラッチするシフトレジスタと、前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラレルデータに変換する出力レジスタとを有する構成としてもよい。

[0016]

本発明に係るデータ通信装置は、送信回路と、前記送信回路から送信されたクロック信号を第1の信号線を介して受信し、前記送信回路から送信されたシリアルデータを第2の信号線を介して受信する受信回路とを有するデータ通信装置であって、前記送信回路は、1フレーム分のパラレルデータをシリアルデータに変換して当該シリアルデータを前記クロック信号に対応して送信し、前記クロック信号のエッジから次の前記エッジまでの区間内に値がN回(Nは2以上の整数)変化するフレーム同期データを、当該シリアルデータに続いて送信し、前記受信回路は、前記クロック信号のエッジから次の前記エッジまでの区間内に前記第2の信号線からの転送データの値が2回以上変化した場合に、ロード信号を生成する受信制御回路と、前記第2の信号線からの前記シリアルデータを前記クロック信号に対応して順次ラッチし、ラッチした前記シリアルデータを前記ロード信号に基づいてパラレルデータに変換するシリアル/パラレル変換回路とを有する。

[0017]

本発明に係るデータ通信装置では、好適には、前記送信回路は、前記フレーム 同期データの送信時における前記クロック信号のエッジの間隔を、前記シリアル データの送信時における前記クロック信号のエッジの間隔よりも大きくする送信 制御回路を有する。

[0018]

本発明に係るデータ通信装置では、好適には、前記送信回路は、前記1フレーム分のパラレルデータに基づき、前記シリアルデータおよび前記フレーム同期データを生成して前記第2の信号線に供給するパラレル/シリアル変換回路を有し、前記フレーム同期データは、前記シリアルデータ中で最後に前記第2の信号線に供給される最終データの反転データと、この反転データに続く前記最終データとを有する。

[0019]

本発明に係るデータ通信装置では、例えば、前記送信回路は、前記クロック信号の立上りと立下りのうち一方のエッジに同期して前記シリアルデータを送信し、前記区間は、前記クロック信号の立上りと立下りのうち他方のエッジから次の前記他方のエッジまでの区間であり、前記シリアル/パラレル変換回路は、前記第2の信号線からの前記シリアルデータを前記他方のエッジに対応して順次ラッチするシフトレジスタと、前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラレルデータに変換する出力レジスタとを有する構成としてもよい。

[0020]

本発明に係るデータ通信装置では、例えば、前記送信回路は、前記クロック信号の立上りと立下りの各エッジに対応して前記シリアルデータを送信し、前記クロック信号のエッジは、前記クロック信号の立上りと立下りの各エッジであり、前記シリアル/パラレル変換回路は、前記第2の信号線からの前記シリアルデータを前記クロック信号のエッジに対応して順次ラッチするシフトレジスタと、前記シフトレジスタの保持データを前記ロード信号に基づいてラッチしてパラレルデータに変換する出力レジスタとを有する構成としてもよい。

[0021]

本発明に係るデータ通信装置では、例えば、前記受信回路は、複数の第2の信 号線を介して前記送信回路に接続されており、前記送信回路は、複数の前記パラ レルデータを複数の前記シリアルデータに変換して当該複数の前記シリアルデー タを前記複数の第2の信号線を介して前記受信回路に送信し、前記複数の第2の信号線のうち1つの信号線を介して前記フレーム同期データを送信すると共に前記複数の第2の信号線のうち残りの信号線を介して前記フレーム同期データを選択的に送信し、前記受信制御回路は、前記1つの信号線からの前記転送データが前記区間内に2回以上変化した場合に、当該区間内において前記残りの信号線からの前記転送データが2回以上変化したか否かを検出する構成としてもよい。

[0022]

送信回路は、1フレーム分のパラレルデータをシリアルデータに変換し、前記 シリアルデータを第2の信号線を介して受信回路に送信する。

次に、送信回路は、クロック信号のエッジから次の前記エッジまでの区間内に 複数回変化するフレーム同期データを、1フレーム分のシリアルデータに続いて 前記第2の信号線を介して受信回路に送信する。

受信回路は、クロック信号のエッジから次の前記エッジまでの区間内に転送データの値が2回以上変化した場合に、送信回路からの前記シリアルデータをパラレルデータに変換する。

このようにして、前記送信回路および受信回路を有するデータ通信装置では、 フレーム同期をとりながらデータ転送を行うことが可能である。

[0023]

【発明の実施の形態】

以下、本発明の実施の形態を添付図面を参照して説明する。

[0024]

第1の実施の形態

図1は、本発明に係るデータ通信装置の第1の実施の形態を示す概略的なブロック構成図である。

このデータ通信装置299は、送信回路100と、受信回路200と、信号線 101,105とを有する。送信回路100と受信回路200は、信号線101 ,105を介して互いに接続されている。

[0025]

送信回路100は、送信制御回路110と、パラレル/シリアル変換回路(P

/S変換回路) 160とを有する。

送信制御回路110は、P/S変換用のロード信号TXLDと、基準となるクロック信号(基準クロック信号) CKOと、リセット信号CLR_Xとが供給される。

この送信制御回路110は、レディ信号RDYを生成する。また、シリアルデータ転送用のクロック信号SCKを生成して信号線101を介して受信回路200に供給し、P/S変換用のクロック信号PSCKを生成してP/S変換回路160に供給する。

[0026]

P/S変換回路160は、パラレルデータTXD0~TXD7(パラレルデータTXD0~7)と、P/S変換用のロード信号TXLDと、P/S変換用のクロック信号PSCKとが供給される。

このP/S変換回路160は、パラレルデータTXD0~7をシリアルデータ に変換して信号線105を介して受信回路200に供給する。

[0027]

信号線101は、送信回路100から送信されたクロック信号SCKを転送して受信回路200に供給する。

信号線105は、送信回路100からクロック信号SCKに対応して送信されたシリアルデータを転送して受信回路200に供給する。信号線105は、シリアル転送路を構成している。なお、信号線101,105の長さの差、すなわち転送遅延時間の差は、クロック信号SCKのパルス幅に比べて無視できる程度であることが望ましい。

[0028]

受信回路200は、受信制御回路210と、シリアル/パラレル変換回路(S/P変換回路)260とを有する。

受信制御回路210は、シリアルデータおよびフレーム同期データを有する転送データSDと、シリアルデータ転送用のクロック信号SCKとが供給される。

この受信制御回路210は、S/P変換用のロード信号RXLDを生成してS/P変換回路260に供給する。

[0029]

S/P変換回路260は、シリアルデータおよびフレーム同期データを有する 転送データSDと、シリアルデータ転送用のクロック信号SCKと、S/P変換 用のロード信号RXLDが供給される。

このS/P変換回路260は、転送データSD中の前記シリアルデータをパラ レルデータRXD0~RXD7 (パラレルデータRXD0~7) に変換する。

[0030]

図2は、図1のデータ通信装置299の概略的なタイムチャートである。

このタイムチャートでは、1フレームの送信データ中の最後の4ビット(TXD4~7)がシリアル転送され、クロック信号SCKの立上りエッジから次の立上りエッジまでの区間 a~bでフレーム同期データ(フレーム終了信号)が転送され、次のフレームの転送が開始される様子を示している。この例では、転送データSDは、LSB(Least Significant Bit)側から順次シリアル転送されている。

前記フレーム同期データは、データTXD7の反転データ/TXD7と、この 反転データに続くデータTXD7とにより、構成されている。

[0031]

図1の送信回路100は、クロック信号SCKの立下りエッジに同期してシリアルデータを受信回路200に送信する。

受信回路200は、クロック信号SCKの立上りエッジに同期してシリアルデータをシフトレジスタに取り込む。また、クロック信号SCKの立上りエッジから次の立上りエッジまでの区間内に、転送データSDの値が2回以上変化した場合に、その変化を1フレームの終了を示すフレーム同期データとして検出する。

[0032]

図2では、区間 a ~ b で転送データ S D の値が 2 回変化しており、この変化を 受信制御回路 2 1 0 はフレーム同期データとして検出する。

そして、受信制御回路210は、S/P変換用のロード信号RXLDを生成する。S/P変換回路260は、ロード信号RXLDに基づいてシフトレジスタの保持データをフレームレジスタに移してパラレルデータRXD0~7を生成し、

パラレルデータTXD0~7を復元する。

[0033]

図3は、図1中の送信制御回路の実施の形態を示す回路図である。

この送信制御回路110は、論理和回路(OR回路)111~117と、D型フリップフロップ(DFF)121~128,132,141,146と、反転回路(NOT回路)120,142,147と、増幅回路140と、論理積回路(AND回路)131と、選択回路(セレクタ)130とを有する。

[0034]

OR回路111~117の一方の入力端子には、対応するDFF122~12 8の出力信号が供給され、他方の入力端子にはロード信号TXLDが供給される

[0035]

DFF121~127のデータ入力端子Dには、対応するOR回路111~117の出力信号が供給される。

また、DFF128のデータ入力端子Dには、ロード信号TXLDが供給される。

DFF121~128のクロック入力端子CKには、DFF146の出力信号 DIV4が供給される。

[0036]

反転回路120は、DFF121の出力信号TX11_Bを反転してレディ信号RDYを生成する。

[0037]

AND回路131は、DFF122の出力信号を反転した信号とDFF121の出力信号TX11_Bとの論理積を演算し、演算結果をDFF132に供給する。

DFF132のデータ入力端子Dには、AND回路131の出力信号が供給され、クロック入力端子CKには反転回路147の出力信号が供給される。

[0038]

選択回路130の入力端子Aには、DFF146の出力信号DIV4が供給さ

れ、入力端子Bには反転回路142の出力信号XDIV2が供給され、制御端子 SにはDFF132の出力信号が供給される。

選択回路130は、制御端子Sに供給される信号がローレベル(または論理値 0)である場合には、入力端子Aに供給されている信号DIV4を選択し、当該 信号DIV4をクロック信号PSCKとして出力端子Xから出力する。

選択回路130は、制御端子Sに供給される信号がハイレベル(または論理値1)である場合には、入力端子Bに供給されている信号XDIV2を選択し、当該信号XDIV2をクロック信号PSCKとして出力端子Xから出力する。

[0039]

DFF141のデータ入力端子Dには、反転回路142の出力信号XDIV2が供給され、クロック入力端子CKにはクロック信号CKOが供給される。

DFF141は、出力信号DIV2を、反転回路142およびDFF146に供給する。

[0040]

DFF146のデータ入力端子Dには、反転回路147の出力信号が供給され、クロック入力端子CKにはDFF141の出力信号DIV2が供給される。

DFF146は、出力信号DIV4を、DFF121~128のクロック入力端子CKと、反転回路147と、選択回路130の入力端子Aとに供給する。

[0041]

反転回路147は、DFF146の出力信号DIV4を反転した信号を、DFF146の入力端子Dと、DFF132のクロック入力端子CKと、増幅回路140とに供給する。

[0042]

増幅回路140は、反転回路147の出力信号を増幅し、シリアルデータ転送 用のクロック信号SCKを生成する。

[0043]

DFF121~128,132,141,146のリセット端子には、リセット信号CLR_Xが供給され、リセット信号CLR_Xがローレベルである場合にDFF121~128,132,141,146はリセットされる。

[0044]

DFF141および反転回路142は、分周回路を構成しており、クロック信号CKOの2倍の周期の信号DIV2, XDIV2を生成する。

DFF146および反転回路147は、分周回路を構成しており、信号DIV 2の2倍の周期の信号DIV4を生成する。

選択回路130は、シリアルデータの転送用に信号DIV4をクロック信号PSCKとして出力し、フレーム同期データの転送用に信号XDIV2をクロック信号PSCKとして出力する。

[0045]

図4は、図1中のP/S変換回路の実施の形態を示す回路図である。

このP/S変換回路160は、増幅回路191と、反転回路195と、選択回路170~179と、DFF180~189とを有する。

[0046]

増幅回路191は、ロード信号TXLDを増幅して選択回路170~179の 制御端子(選択制御端子) Sに供給する。

反転回路195は、データTXD7の反転データ(反転信号)/TXD7を生成して選択回路178に供給する。

[0047]

選択回路170~178の入力端子Aには、対応するDFF181~189の出力信号が供給され、選択回路179の入力端子AにはDFF189の出力信号が供給される。

選択回路 $170\sim1770$ 入力端子Bには、対応するパラレルデータTXD0 ~7 が供給され、選択回路 1780入力端子Bには反転データ/TXD7が供給され、選択回路 1790入力端子BにはデータTXD7が供給される。

[0048]

DFF180~189のデータ入力端子Dには、対応する選択回路170~1 79の出力信号が供給され、クロック入力端子CKにはP/S変換用のクロック 信号PSCKが供給される。

DFF180は、出力端子Qから転送データSDを信号線105に出力する。

[0049]

P/S変換回路160において、ロード信号TXLDがハイレベルである場合、選択回路170~177はパラレルデータTXD0~7をDFF180~187に供給し、選択回路178は反転データ/TXD7をDFF188に供給し、選択回路179はデータTXD7をDFF189に供給する。

そして、DFF180~189は、DFF180~189のデータ入力端子D に供給されているデータを、クロック信号PSCKに基づいてラッチする。

[0050]

P/S変換回路160において、ロード信号TXLDがローレベルである場合 、選択回路170~177はDFF181~189の出力データ(出力信号)を DFF180~187に供給する。

そして、DFF180~189は、DFF180~189のデータ入力端子Dに供給されているデータ(信号)を、クロック信号PSCKに基づいてラッチし、パラレルデータTXD0~7をシリアルデータに変換し、前記シリアルデータと反転データ/TXD7とデータTXD7とを有する転送データSDを、DFF180から出力する。反転データ/TXD7とデータTXD7は、フレーム同期データである。

[0051]

このように、図1の送信回路100は、クロック信号SCKを信号線101を 介して受信回路200に送信し、シリアルデータを信号線105を介して受信回 路200に送信する。

送信回路100内のP/S変換回路160は、1フレーム分のパラレルデータ TXD0~7をシリアルデータに変換して当該シリアルデータをクロック信号S CKの立下りエッジに同期して送信し、クロック信号SCKの立上りエッジから 次の立上りエッジまでの区間内に値がN回(Nは2以上の整数)変化するフレー ム同期データを、前記シリアルデータに続いて送信する。

[0052]

図5は、図1中の受信制御回路の実施の形態を示す回路図である。

この受信制御回路210は、増幅回路211,213~216,221と、排

他的論理和回路(EOR回路)212と、論理積回路222と、論理和回路22 3と、DFF217,218とを有する。

[0053]

増幅回路211は、信号線105からの転送データSDを増幅して排他的論理 和回路212に供給する。

排他的論理和回路212は、増幅回路211の出力データと転送データSDとの排他的論理和を演算し、演算結果を増幅回路213に供給する。

増幅回路211および排他的論理和回路212は、転送データSDの値の変化を検出する変化検出回路を構成している。

[0054]

増幅回路213~216は直列接続されており、増幅回路216は出力信号(データパルス)SDPを生成してDFF217,218のクロック入力端子CKに供給する。

[0055]

増幅回路221は、信号線101からのクロック信号SCKを増幅して論理積回路222に供給する。

論理積回路222は、増幅回路221の出力信号の反転信号とクロック信号S CKとの論理積を演算し、演算結果を論理和回路223に供給する。

増幅回路221および排他的論理和回路222は、クロック信号SCKの立上 りエッジを検出する立上りエッジ検出回路を構成している。

[0056]

論理和回路223は、論理積回路222の出力信号とロード信号RXLDの論理和を演算し、演算結果の否定値を示す信号CLR_XRを生成してDFF217,218のリセット端子に供給する。

[0057]

DFF217のデータ入力端子Dには、電源電圧 V_H が供給されてハイレベルに固定されている。

DFF218のデータ入力端子Dには、DFF217の出力信号が供給される。DFF218は、出力端子Qからロード信号RXLDを出力する。

DFF217, 218は、クロック信号SCKの立上りエッジ毎にリセットされる。

[0058]

DFF218は、クロック信号SCKの立上りエッジから次の立上りエッジまでの区間内に、信号SDPが2回以上ハイレベルになった場合(すなわち、転送データSDが2回以上変化した場合)に、ハイレベルのロード信号RXLDを生成する。

[0059]

図6は、図1中のS/P変換回路の実施の形態を示す回路図である。

このS/P変換回路260は、増幅回路279,289と、DFF270~2 77,280~287とを有する。

[0060]

増幅回路279は、クロック信号SCKを増幅してクロック信号N1を生成し、クロック信号N1をDFF270~277のクロック入力端子CKに供給する

増幅回路289は、ロード信号RXLDを増幅して信号N3を生成し、信号N3をDFF280~287のクロック入力端子CKに供給する。

[0061]

DFF270~277は直列接続されており、シフトレジスタを構成している

DFF277のデータ入力端子Dには、転送データSDが供給され、この転送データSDがクロック信号N1に応じてDFF277~270の順に順次ラッチされる。

[0062]

DFF280~287のデータ入力端子Dには、対応するDFF270~27 7の出力データが供給される。

DFF280~287は、フレームレジスタおよび出力レジスタを構成しており、DFF270~277の出力データをロード信号N3に応じてラッチし、転送データSD中のシリアルデータをパラレルデータRXD0~7に変換する。

[0063]

このように、図1の受信回路200は、送信回路100から送信されたクロック信号SCKを信号線101を介して受信し、送信回路100からクロック信号SCKの立下りエッジに同期して送信されたシリアルデータを信号線105を介して受信する。

受信回路200内の受信制御回路210は、クロック信号SCKの立上りエッジから次の立上りエッジまでの区間内に信号線105からの転送データSDの値が2回以上変化した場合に、ロード信号RXLDを生成する。

S/P変換回路260は、信号線105からの前記シリアルデータをクロック信号SCKの立上りエッジに対応して順次ラッチし、ラッチした前記シリアルデータをロード信号RXLDに基づいてパラレルデータに変換する。

[0064]

図7は、図1および図3~図6に示す送信制御回路110、P/S変換回路160、受信制御回路210およびS/P変換回路260の動作を示すタイムチャートである。

[0065]

第2の実施の形態

図8は、本発明に係るデータ通信装置の第2の実施の形態を示す概略的なブロック構成図である。

このデータ通信装置399は、送信回路300と、受信回路200と、信号線101,105とを有する。なお、図8のデータ通信回路399において、図1のデータ通信装置299と同一構成のブロックには同一符号を付しており、同一構成のブロックの説明を適宜省略する。

[0066]

送信回路300は、送信制御回路310と、P/S変換回路160とを有する

送信制御回路310は、P/S変換用のロード信号TXLDと、基準となるクロック信号CK0と、リセット信号CLR_Xとが供給される。

この送信制御回路310は、レディ信号RDYを生成する。また、シリアルデ

ータ転送用のクロック信号SCKを生成して受信回路200に供給し、P/S変換用のクロック信号PSCKを生成してP/S変換回路160に供給する。

[0067]

図9は、図8のデータ通信装置399の概略的なタイムチャートである。

このタイムチャートでは、1フレームの送信データの最後の4ビット(TXD4~7)がシリアル転送され、区間c~dでフレーム同期データが転送され、次のフレームの転送が開始される様子を示している。この例では、転送データSDは、LSB側から順次シリアル転送されている。

[0068]

図8の送信回路300は、クロック信号SCKの立下りに同期して転送データ SD中のシリアルデータを受信回路200に送信する。

送信回路300は、フレーム同期データの送信時に、クロック信号SCKのエッジ間隔を広げており、フレーム同期データ(/TXD7, TXD7)の変化の周期を前記シリアルデータの変化の周期と同じにしている。

送信回路300は、図9のタイムチャートに示すように、フレーム同期データの変化時に、クロック信号SCKのパルスを区間 $c\sim d$ で間引くような動作を行う。

[0069]

受信回路200は、クロック信号SCKの立上りに同期して転送データSD中のシリアルデータをシフトレジスタに取り込む。また、クロック信号SCKの立上りエッジから次の立上りエッジまでの区間c~dに、転送データSDが2回以上変化した場合に、その変化をフレーム同期データとして検出する。

[0070]

図9では、区間c~dで転送データSDが2回変化しており、この変化を受信 制御回路210はフレーム同期データとして検出する。

そして、受信制御回路210は、S/P変換用のロード信号RXLDを生成する。S/P変換回路260は、ロード信号RXLDに基づいてシフトレジスタの保持データをフレームレジスタに移してパラレルデータRXD0~7を生成し、パラレルデータTXD0~7を復元する。

[0071]

図10は、図8中の送信制御回路の実施の形態を示す回路図である。

この送信制御回路310は、論理和回路(OR回路)311~318,332 と、DFF321~329と、反転回路(NOT回路)320,342と、増幅 回路345と、論理積回路(AND回路)330,340と、フリップフロップ (FF)331,341とを有する。

[0072]

OR回路311~318の一方の入力端子には、対応するDFF322~32 9の出力データが供給され、他方の入力端子にはロード信号TXLDが供給され る。

[0073]

DFF321 \sim 328のデータ入力端子Dには、対応するOR回路311 \sim 318の出力信号が供給される。また、DFF329のデータ入力端子Dには、ロード信号TXLDが供給される。

DFF321~329のクロック入力端子CKには、クロック信号CKOが供給される。

DFF321~329のリセット端子には、リセット信号CLR_Xが供給され、リセット信号CLR_Xがローレベルである場合にDFF321~329はリセットされる。

[0074]

反転回路320は、DFF321の出力信号を反転してレディ信号RDYを生成する。

OR回路332は、DFF321の出力信号とロード信号TXLDとの論理和 を演算し、演算結果をFF331に供給する。

[0075]

FF331のデータ入力端子Dには、OR回路332の出力信号が供給され、 ゲート端子Gにはクロック信号CKOが供給される。

FF331は、ゲート端子Gがローレベルの場合、データ入力端子Dに供給されている信号を出力端子Qから出力する。

FF331は、ゲート端子Gがローレベルからハイレベルになった場合、ハイレベルになった時にデータ入力端子Dに供給されていた信号をラッチし、ラッチした信号を、ゲート端子Gが次にローレベルになるまで出力端子Qから出力する。すなわち、FF331の出力信号はクロック信号CKOのハイレベル時に変化しない。

[0076]

AND回路330は、FF331の出力信号とクロック信号CK0との論理積を演算し、演算結果をクロック信号PSCKとして出力する。

AND回路330は、クロック信号CKOがローレベルの場合、ローレベルのクロック信号PSCKを生成する。

OR回路332とAND回路330との間にFF331を介在させることで、 クロック信号CKOのハイレベル時に、AND回路330の出力信号PSCKが ハイレベルからローレベルに変化することを防止している。

[0077]

反転回路342は、クロック信号CKOの反転信号を生成してFF341およびAND回路340に供給する。

FF341のデータ入力端子DにはDFF322の出力信号が供給され、ゲート端子には反転回路342の出力信号が供給される。

[0078]

AND回路340は、FF341の出力信号と反転回路342の出力信号との 論理積を演算し、演算結果を増幅回路345に供給する。

FF341を設けることで、反転回路342の出力信号がハイレベルの時に、AND回路340の出力信号がハイレベルからローレベルに変化することを防止している。

増幅回路345は、AND回路340の出力信号を増幅し、シリアルデータ転送用のクロック信号SCKを生成する。

[0079]

図10の送信制御回路310では、DFF322の出力信号とクロック信号C K0の反転信号との論理積を演算することで、P/S変換回路160で転送デー タSDを変化させてフレーム同期データを生成する場合に、クロック信号SCK のエッジ間隔が広くなってパルスが間引きされる構成としている。

送信制御回路310は、フレーム同期データの送信時におけるクロック信号SCKのエッジ間隔を、シリアルデータの送信時におけるクロック信号SCKのエッジ間隔よりも大きくしている。

[0080]

このように、図8の送信回路300は、クロック信号SCKを信号線101を介して受信回路200に送信し、シリアルデータを信号線105を介して受信回路200に送信する。

送信回路300内のP/S変換回路160は、1フレーム分のパラレルデータ TXD0~7をシリアルデータに変換して当該シリアルデータをクロック信号S CKの立下りエッジに同期して送信し、クロック信号SCKの立上りエッジから 次の立上りエッジまでの区間内に値がN回(Nは2以上の整数)変化するフレー ム同期データを、前記シリアルデータに続いて送信する。

[0081]

図11は、図8および図10に示す送信制御回路310、P/S変換回路160、受信制御回路210およびS/P変換回路260の動作を示すタイムチャートである。

[0082]

第3の実施の形態

図12は、本発明に係るデータ通信装置の第3の実施の形態を示す概略的なブロック構成図である。

このデータ通信装置 5 9 9 は、送信回路 4 0 0 と、受信回路 5 0 0 と、信号線 1 0 1, 1 0 5 とを有する。なお、図 1 2 のデータ通信回路 5 9 9 において、図 1 のデータ通信装置 2 9 9 と同一構成のブロックには同一符号を付しており、同一構成のブロックの説明を適宜省略する。

[0083]

送信回路400は、送信制御回路410と、P/S変換回路160とを有する

送信制御回路410は、P/S変換用のロード信号TXLDと、基準となるクロック信号CKOと、リセット信号CLR_Xとが供給される。

この送信制御回路410は、レディ信号RDYを生成する。また、シリアルデータ転送用のクロック信号SCKを生成して信号線101を介して受信回路500に供給し、P/S変換用のクロック信号PSCKを生成してP/S変換回路160に供給する。

[0084]

P/S変換回路160は、パラレルデータTXD0~7と、P/S変換用のロード信号TXLDと、P/S変換用のクロック信号PSCKとが供給される。

このP/S変換回路160は、パラレルデータTXD0~7をシリアルデータに変換して信号線105を介して受信回路500に供給する。

[0085]

受信回路500は、受信制御回路510と、S/P変換回路560とを有する

受信制御回路 5 1 0 は、信号線 1 0 5 から転送データ S D が供給され、信号線 1 0 1 からシリアルデータ転送用のクロック信号 S C K が供給される。

この受信制御回路510は、S/P変換用のロード信号RXLDを生成してS/P変換回路560に供給する。

[0086]

S/P変換回路560は、転送データSDと、シリアルデータ転送用のクロック信号SCKと、S/P変換用のロード信号RXLDが供給される。

このS/P変換回路560は、転送データSD中のシリアルデータをパラレルデータRXD0~7に変換する。

[0087]

図13は、図12のデータ通信装置599の概略的なタイムチャートである。 このタイムチャートでは、1フレームの送信データの最後の4ビット(TXD4~7)がシリアル転送され、区間e~fでフレーム同期データ(/TXD7, TXD7)が転送され、次のフレームの転送が開始される様子を示している。こ の例では、転送データSDは、LSB側から順次シリアル転送されている。 [0088]

送信回路400は、クロック信号SCKの各エッジに対応してシリアルデータを受信回路500に送信する。

送信回路400は、フレーム同期データの送信時に、クロック信号SCKのエッジ間隔を大きくしてクロックパルスを区間c~dで間引き、フレーム同期データの変化の周期を前記シリアルデータの変化の周期と同じにしている。

[0089]

受信回路500は、クロック信号SCKの各エッジに対応して転送データSD中のシリアルデータをシフトレジスタに取り込む。また、クロック信号SCKの立上りエッジから次の立下りエッジまでの区間、または、クロック信号SCKの立下りエッジから次の立上りエッジまでの区間内に、転送データSDの値が2回以上変化した場合に、その変化をフレーム同期データとして検出する。

[0090]

図13では、区間 $e \sim f$ で転送データSDが2回変化しており、この変化を受信制御回路510はフレーム同期データとして検出する。

そして、受信制御回路510は、S/P変換用のロード信号RXLDを生成する。S/P変換回路560は、ロード信号RXLDに基づいてシフトレジスタの保持データをフレームレジスタに移してパラレルデータRXD0~7を生成し、パラレルデータTXD0~7を復元する。

[0091]

図14は、図12中の送信制御回路の実施の形態を示す回路図である。

この送信制御回路410は、論理和回路(OR回路)411~418,432 と、DFF421~429と、反転回路(NOT回路)441,442,444 と、増幅回路435,443と、論理積回路(AND回路)430と、DFF4 40とを有する。

[0092]

OR回路411~418の一方の入力端子には、対応するDFF422~42 9の出力信号が供給され、他方の入力端子にはロード信号TXLDが供給される [0093]

DFF421~428のデータ入力端子Dには、対応するOR回路411~4 18の出力信号が供給される。また、DFF429のデータ入力端子Dには、ロード信号TXLDが供給される。

DFF421~429のクロック入力端子CKには、クロック信号CKOが供給される。

DFF421~429,440のリセット端子には、リセット信号CLR $_X$ が供給され、リセット信号CLR $_X$ がローレベルである場合にDFF421~429,440はリセットされる。

[0094]

反転回路420は、DFF421の出力信号を反転してレディ信号RDYを生成する。

OR回路432は、DFF421の出力信号とロード信号TXLDとの論理和 を演算し、演算結果をFF431に供給する。

[0095]

FF431のデータ入力端子Dには、OR回路432の出力信号が供給され、 ゲート端子Gにはクロック信号CKOが供給される。

FF431は、ゲート端子Gがローレベルの場合、データ入力端子Dに供給されている信号(データ)を出力端子Qから出力する。

FF431は、ゲート端子Gがローレベルからハイレベルになった場合、ハイレベルになった時にデータ入力端子Dに供給されていた信号をラッチし、ラッチした信号を、ゲート端子Gが次にローレベルになるまで出力端子Qから出力する。すなわち、FF431の出力信号はクロック信号CKOのハイレベル時に変化しない。

[0096]

AND回路430は、FF431の出力信号とクロック信号CK0との論理積を演算し、演算結果を増幅回路435に供給する。増幅回路435は、AND回路430の出力信号を増幅し、クロック信号PSCKを生成する。

AND回路430は、クロック信号CKOがローレベルの場合、ローレベルの

クロック信号PSCKを生成する。

OR回路432とAND回路430との間にFF431を介在させることで、 クロック信号CKOのハイレベル時に、AND回路430の出力信号がハイレベルからローレベルに変化することを防止している。

[0097]

反転回路444は、クロック信号CKOの反転信号を生成して増幅回路443 に供給する。増幅回路443は、反転回路444の出力信号を増幅してDFF4 40のクロック入力端子CKに供給する。

反転回路442は、DFF422の出力信号を反転してDFF440のイネーブル端子ENに供給する。DFF440は、イネーブル端子ENがローレベルのである場合に動作し、イネーブル端子ENがハイレベルである場合には出力端子Qはローレベルに固定される。

[0098]

反転回路441は、DFF440の出力信号SCKを反転してDFF440の 入力端子Dに供給する。

DFF440は、反転回路441の出力信号を増幅回路443の出力信号に基づいてラッチし、出力端子Qからシリアルデータ転送用のクロック信号SCKを出力する。

DFF440および反転回路441は、分周回路を構成しており、イネーブル端子ENにローレベル信号が供給されている場合に、クロック信号CK0の2倍周期の信号SCKを生成する。

[0099]

図14の送信制御回路410では、DFF422の出力信号(の反転信号)を DFF440のイネーブル信号に用いることで、P/S変換回路160で転送データSDを変化させてフレーム同期データを生成する場合に、クロック信号SC Kのエッジ間隔を広げてクロックパルスが間引きされる構成としている。

送信制御回路410は、フレーム同期データの送信時におけるクロック信号S CKのエッジ間隔を、シリアルデータの送信時におけるクロック信号SCKのエッジ間隔よりも大きくしている。 [0100]

図15は、図12中の受信制御回路の実施の形態を示す回路図である。

この受信制御回路 5 1 0 は、増幅回路 5 1 1, 5 1 2, 5 2 2 と、排他的論理和回路 (EOR回路) 5 1 3, 5 2 3 と、論理和回路 5 2 4 と、DFF 5 1 4, 5 1 5 とを有する。

[0101]

増幅回路511は、信号線105からの転送データSDを増幅して増幅回路5 12および排他的論理和回路513に供給する。

排他的論理和回路 5 1 3 は、増幅回路 5 1 2 の出力信号と増幅回路 5 1 1 の出力信号との排他的論理和を演算し、演算結果を示す信号(データパルス) S D P を D F F 5 1 4, 5 1 5 の クロック入力端子 C K に 供給する。

増幅回路512および排他的論理和回路513は、転送データSDの値の変化 を検出する変化検出回路を構成している。

[0102]

増幅回路522は、信号線101からのクロック信号SCKを増幅して排他的 論理和回路523に供給する。

排他的論理和回路523は、増幅回路522の出力信号とクロック信号SCK との排他的論理和を演算し、演算結果を論理和回路524に供給する。

増幅回路522および排他的論理和回路523は、クロック信号SCKの立上りおよび立下りの各エッジを検出するエッジ検出回路を構成している。

[0103]

論理和回路524は、排他的論理和回路523の出力信号とロード信号RXL Dの論理和を演算し、演算結果の否定値を示す信号CLR_XRを生成してDF F514,515のリセット端子に供給する。

[0104]

DFF514のデータ入力端子Dには、電源電圧 V_H が供給されてハイレベルに固定されている。

DFF515のデータ入力端子Dには、DFF514の出力信号が供給される。DFF515は、出力端子Qからロード信号RXLDを出力する。

DFF514,515は、クロック信号SCKの立上りおよび立下りの各エッジ毎にリセットされる。

[0105]

DFF515は、クロック信号SCKのエッジから次のエッジまでの期間内に、信号SDPが2回以上ハイレベルになった場合(すなわち、転送データSDが2回以上変化した場合)に、ハイレベルのロード信号RXLDを生成する。

[0106]

図16は、図12中のS/P変換回路の実施の形態を示す回路図である。

このS/P変換回路560は、増幅回路569,579,589と、排他的論理和回路578と、DFF570~577,580~587とを有する。

[0107]

増幅回路 5 8 9 は、ロード信号 R X L D を増幅して信号 N 3 を生成し、信号 N 3 を D F F 5 8 0 ~ 5 8 7 の クロック 入力端子 C K に 供給する。

増幅回路569は、転送データSDを増幅してDFF577のデータ入力端子 Dに供給する。

[0108]

増幅回路579は、クロック信号SCKを増幅して排他的論理和回路578に 供給する。

排他的論理和回路578は、増幅回路579の出力信号とクロック信号SCK との排他的論理和を演算して演算結果を示す信号N1を生成し、信号N1をDF F570~577のクロック入力端子CKに供給する。

排他的論理和回路578および増幅回路579は、クロック信号SCKの各エッジを検出するエッジ検出回路を構成しており、クロック信号SCKの各エッジ毎にパルスを出力する。

[0109]

DFF570~577は直列接続されており、シフトレジスタを構成している

DFF577のデータ入力端子Dには、増幅回路569を介して転送データS Dが供給され、この転送データSD中のシリアルデータがクロック信号N1に応 じてDFF577~570の順に順次ラッチされる。

[0110]

DFF580~587のデータ入力端子Dには、対応するDFF570~57 7の出力データが供給される。

DFF580~587は、フレームレジスタおよび出力レジスタを構成しており、DFF570~577の出力データをロード信号N3に応じてラッチし、転送データSD中のシリアルデータをパラレルデータRXD0~7に変換する。

[0111]

このように、図12の受信回路500は、送信回路400から送信されたクロック信号SCKを信号線101を介して受信し、送信回路400からクロック信号SCKの各エッジに対応して送信されたシリアルデータを信号線105を介して受信する。

受信回路500内の受信制御回路510は、クロック信号SCKの立上りエッジから次の立下りエッジまでの区間内または立下りエッジから次の立上りエッジまでの区間内に信号線105からの転送データSDの値が2回以上変化した場合に、ロード信号RXLDを生成する。

S/P変換回路560は、信号線105からの前記シリアルデータをクロック信号SCKの各エッジに対応して順次ラッチし、ラッチした前記シリアルデータをロード信号RXLDに基づいてパラレルデータに変換する。

[0112]

図17は、図12および図14~図16に示す送信制御回路410、P/S変換回路460、受信制御回路510およびS/P変換回路560の動作を示すタイムチャートである。

[0113]

第4の実施の形態

上記第1~第3の実施の形態では、シリアルデータ転送用に単一の信号線105を用いる場合を例示したが、複数の信号線を用いてシリアルデータ転送を並行して行ってもよい。

[0114]

この場合、前記複数の信号線のうち1つの信号線について、クロック信号SC Kのエッジから次のエッジまでの区間内における、転送データSDの2回以上の 変化によりフレーム同期データを検出する。

さらに、前記複数の信号線のうち残りの信号線について、当該区間内における 転送データの2回以上の変化の有無を検出することで、フレーム同期データ以外 の追加データを転送することが可能である。前記追加データとしては、例えば、 データエラー検出用のパリティ情報やチェックサム情報等とする。

[0115]

図18は、本発明に係るデータ通信装置の第4の実施の形態を示す概略的なブロック構成図である。

このデータ通信装置 7 9 9 は、送信回路 6 0 0 と、受信回路 7 0 0 と、信号線 1 0 1, 1 0 5 ~ 1 0 7 とを有する。送信回路 6 0 0 と受信回路 7 0 0 は、信号線 1 0 1, 1 0 5 ~ 1 0 7 を介して互いに接続されている。

[0116]

送信回路600は、送信制御回路610と、P/S変換回路160~162と を有する。

送信制御回路610は、P/S変換用のロード信号TXLDと、基準となるクロック信号CKOと、リセット信号CLR_Xとが供給される。

この送信制御回路 6 1 0 は、レディ信号RDYを生成する。また、シリアルデータ転送用のクロック信号SCKを生成して信号線 1 0 1 を介して受信回路 7 0 0 に供給し、P/S変換用のクロック信号PSCKを生成してP/S変換回路 1 6 0 \sim 1 6 2 に供給する。

[0117]

P/S変換回路160は、パラレルデータTXD0~7と、ロード信号TXL Dと、クロック信号PSCKとが供給される。

P/S変換回路160は、パラレルデータTXD0~7をシリアルデータに変換して信号線105を介して受信回路700に供給する。

[0118]

P/S変換回路161は、パラレルデータ $TXD10\sim17$ と、ロード信号TXLDと、クロック信号PSCKとが供給される。

このP/S変換回路161は、パラレルデータTXD10~17をシリアルデータに変換して信号線106を介して受信回路700に供給する。

[0119]

P/S変換回路162は、パラレルデータTXD20~27と、ロード信号T XLDと、クロック信号PSCKとが供給される。

このP/S変換回路162は、パラレルデータTXD20~27をシリアルデータに変換して信号線107を介して受信回路700に供給する。

[0120]

送信制御回路610は、送信制御回路110の機能を有し、さらに、信号線105~107のうち1つの信号線105を介してフレーム同期データを送信すると共に信号線105~107のうち残りの信号線106,107を介してフレーム同期データを選択的に送信するように、P/S変換回路160~162を制御する機能を有する。

例えば、P/S変換回路161,162は、P/S変換回路160に類似した構成を有し、P/S変換回路160内の選択回路178の入力端子Bに供給されるデータを、データTXD7と反転データ/TXD7の何れか一方に送信制御回路610から切替可能とした構成を有する。

[0121]

信号線101は、送信回路600から送信されたクロック信号SCKを転送して受信回路700に供給する。

信号線105~107は、送信回路600からクロック信号SCKに対応して送信されたシリアルデータを転送して受信回路700に供給する。信号線105~107の各々は、シリアル転送路を構成している。なお、信号線101,105~107の長さの差、すなわち転送遅延時間の差は、クロック信号SCKのパルス幅に比べて無視できる程度であることが望ましい。

[0122]

受信回路700は、受信制御回路710と、S/P変換回路260~262と を有する。S/P変換回路260~262は、同一の構成を有する。

受信制御回路710は、シリアルデータおよびフレーム同期データを有する転送データSD、SD1、SD2と、シリアルデータ転送用のクロック信号SCKとが供給される。

[0123]

この受信制御回路710は、受信制御回路210の機能を有し、さらに、ロード信号RXLDを生成してS/P変換回路260~262に供給し、信号線105~107のフレーム同期データを検出して追加データDTを出力する機能を有する。

例えば、受信制御回路 7 1 0 は、信号線 1 0 5 からの転送データ S D が前記区間 a ~ b 内に 2 回以上変化した場合に、当該区間 a ~ b において信号線 1 0 6, 1 0 7 からの転送データ S D 1, S D 2 が 2 回以上変化したか否かを検出し、検出結果に基づいて追加データ D T を出力する。

[0124]

S/P変換回路260は、クロック信号SCKおよびロード信号RXLDが供給され、P/S変換回路160からシリアルデータおよびフレーム同期データを有する転送データSDが供給される。

このS/P変換回路260は、転送データSD中の前記シリアルデータをパラレルデータRXD0~7に変換する。

[0125]

S/P変換回路261は、クロック信号SCKおよびロード信号RXLDが供給され、P/S変換回路161からシリアルデータおよびフレーム同期データを有する転送データSD1が供給される。

このS/P変換回路261は、転送データSD1中の前記シリアルデータをパラレルデータRXD10~17に変換する。

[0126]

S/P変換回路262は、クロック信号SCKおよびロード信号RXLDが供

給され、P/S変換回路162からシリアルデータおよびフレーム同期データを 有する転送データSD2が供給される。

このS/P変換回路262は、転送データSD2中の前記シリアルデータをパラレルデータRXD20~27に変換する。

[0127]

図18のデータ通信装置799において、図1のデータ通信装置299を利用 した構成としているが、図8のデータ通信装置399を利用した構成としてもよ く、図12のデータ通信装置599を利用した構成としてもよい。

[0128]

上記実施の形態では、1フレームを8ビットで構成しており、簡潔な構成となっており、他のビット幅に対しても容易に拡張可能である。

更には、 0.25μ mのプロセスルールで製造された大規模集積回路(LSI)では、シリアルデータの転送レートをデータ転送用信号線 1 本あたり約 1 G b i t I S (約 1 ギガビットI が) にすることが可能である。

[0129]

以上に説明したように、データ通信装置299,399,599,799では、シリアルデータ転送におけるフレーム同期を簡単な回路で行うことが可能である。また、シリアルデータ転送におけるフレーム同期を短い時間で行うことが可能である。

[0130]

データ通信装置399では、フレーム同期用のデータに用いる転送データの変 化周期を、シリアルデータ転送時のデータの変化周期と同じかそれ以下にするこ とが可能であり、データ転送レートを向上可能であり、信号線の周波数帯域を有 効利用できる。

[0131]

データ通信装置599では、データ通信装置299に比べて同一クロック周波数で転送レートを2倍に向上可能である。また、同一転送レートでクロック周波数を1/2倍にすることができ、消費電力および/または不要電磁放射を低減可能である。

[0132]

データ通信装置 2 9 9 , 3 9 9 , 5 9 9 , 7 9 9 では、データをエンコードや 変調を行わずにそのまま転送し、クロック専用の信号線を 1 本設けているため、 シリアルデータ転送用の信号線のみの増加が容易である。

また、シリアルデータ転送用の信号線の増加数に比例してデータ転送量を増や すことができ、しかもフレーム同期のための回路量の増加を抑えることができる

データ通信装置 7 9 9 では、フレーム同期の検出時に追加データ(追加情報) を送受することができる。

[0133]

なお、上記実施の形態は本発明の例示であり、本発明は上記実施の形態に限定 されない。

[0134]

【発明の効果】

本発明に係るデータ通信装置によれば、シリアルデータ転送におけるフレーム 同期を簡単な回路で行うことが可能であると共に、フレーム同期を短い時間で行 うことが可能である。

以上に説明したように、本発明によれば、フレーム同期をとりながらデータ転送が可能な新規な構成のデータ通信装置と、このデータ通信装置で使用可能な送信回路および受信回路とを提供することができる。

【図面の簡単な説明】

【図1】

本発明に係るデータ通信装置の第1の実施の形態を示す概略的なブロック構成 図である。

【図2】

図1のデータ通信装置の概略的なタイムチャートである。

【図3】

図1中の送信制御回路の実施の形態を示す回路図である。

【図4】

図1中のP/S変換回路の実施の形態を示す回路図である。

【図5】

図1中の受信制御回路の実施の形態を示す回路図である。

【図6】

図1中のS/P変換回路の実施の形態を示す回路図である。

【図7】

図1および図3〜図6に示す送信制御回路、P/S変換回路、受信制御回路およびS/P変換回路の動作を示すタイムチャートである。

【図8】

本発明に係るデータ通信装置の第2の実施の形態を示す概略的なブロック構成 図である。

【図9】

図8のデータ通信装置の概略的なタイムチャートである。

【図10】

図8中の送信制御回路の実施の形態を示す回路図である。

【図11】

図8および図10に示す送信制御回路、P/S変換回路、受信制御回路および S/P変換回路の動作を示すタイムチャートである。

【図12】

本発明に係るデータ通信装置の第3の実施の形態を示す概略的なブロック構成 図である。

【図13】

図12のデータ通信装置の概略的なタイムチャートである。

【図14】

図12中の送信制御回路の実施の形態を示す回路図である。

【図15】

図12中の受信制御回路の実施の形態を示す回路図である。

【図16】

図12中のS/P変換回路の実施の形態を示す回路図である。

【図17】

図12および図14~図16に示す送信制御回路、P/S変換回路、受信制御回路およびS/P変換回路の動作を示すタイムチャートである。

【図18】


本発明に係るデータ通信装置の第4の実施の形態を示す概略的なブロック構成 図である。

【符号の説明】


100,300,400…送信回路、101…信号線(第1の信号線)、105~107…信号線(第2の信号線)、110,310,410,610…送信制御回路、160~162…パラレル/シリアル変換回路(P/S変換回路)、200,500…受信回路、210,510,710…受信制御回路、260~262,560…シリアル/パラレル変換回路(S/P変換回路)、270~277,570~577…シフトレジスタ、280~287,580~587…出力レジスタ、299,399,599,799…データ通信装置、CK0,PSCK,SCK…クロック信号、CLR_X…リセット信号、DT…追加データ、SD,SD1,SD2…転送データ、RDY…レディ信号、RXD0~7,RXD10~17,RXD20~27.RXD10~17,RXD20~27.RXD10~17,TXD2

【書類名】 図面


【図1】




【図2】



【図3】




【図4】



160 P/S 教兼回路

【図5】




【図6】


Rx D0 RXD D 8 Q 2 0 2 0 RXDS 8 x 06 ex67

260 S/P 数换回路


【図7】




【図8】



【図9】




【図10】




1 0


【図11】




【図12】




【図13】



【図14】



【図15】




210


【図16】

8X 0 2×2 8×02 ۵<u>۲</u> ۵ RXD4 D RXDS P RXD6 Rx07

560 S/P查换回路

【図17】





【書類名】 要約書

【要約】

【課題】 フレーム同期をとりながらシリアルデータ転送を行う新規な構成のデータ通信装置を提供する。

【解決手段】 データ通信装置内の送信回路は、1フレーム分のパラレルデータ TXD0~7をロード信号TXLDに基づいてシリアルデータに変換して前記シリアルデータをクロック信号SCKに対応して送信し、クロック信号SCKのエッジから次のエッジまでの区間 a~bに複数回変化するフレーム同期データ(/TXD7, TXD7)を、前記シリアルデータに続いて送信する。受信回路は、信号線からの転送データSDの値が区間 a~bに2回以上変化した場合に、ロード信号RXLDを生成する。前記信号線からの前記シリアルデータをクロック信号SCKに対応して順次ラッチし、ラッチした前記シリアルデータをロード信号RXLDに基づいてパラレルデータRXD0~7に変換する。

【選択図】 図2

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社